EETOP 创芯网论坛

便捷登录,只需一步

找回密码

  登录   注册  

搜帖子
第三代半导体技术资料|下载奖励300信元
查看: 158|回复: 0
打印 上一主题 下一主题

[求助] 测试向量仿真时频率太高DFF捕获D0端来自延时链数据出错

[复制链接]
跳转到指定楼层
1#
发表于 2020-3-23 10:37:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
在产生测试向量后,带SDF仿真后仿网表,仿真频率高时从延时链过来的数据出错,查看波形时发现延时链内部信号有抵消,降低频率仿真将不会mismatch,请问各位大佬在ATPG时是怎么处理芯片内部的延时链的,谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( )

GMT+8, 2020-5-30 13:12 , Processed in 0.056473 second(s), 9 queries , Gzip On, Redis On.

Powered by X3.4

© 2001-2017

快速回复 返回顶部 返回列表
时时彩 秒速赛车平台 秒速赛车开户 秒速赛车平台 秒速赛车计划 秒速赛车网站 秒速赛车平台 秒速赛车登陆 pc蛋蛋 秒速赛车投注