EETOP 创芯网论坛 (原名:电子顶级开发网)

天天乐棋牌便捷登录,只需一步

找回密码

  登录   注册  

搜帖子
第三代半导体技术资料|下载奖励300信元
查看: 2963|回复: 84
打印 上一主题 下一主题

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis using SystemVerilog for ASIC and FPGA design

[复制链接]
跳转到指定楼层
1#
发表于 2019-10-23 10:27:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
RTL Modeling with Systemverilog For Simulation and Synthesis: Using SystemVerilog for asic and FPGA Design
by Stuart Sutherland
Paperback, 488 pages
Copyright 2017, Sutherland hdl, Inc., Tualatin, Oregon

RTL_Modeling_with_SystemVerilo.pdf

11.52 MB, 下载次数: 795 , 下载积分: 资产 -4 信元, 下载支出 4 信元

2#
发表于 2019-10-23 13:37:27 | 只看该作者
thanks for sharing
3#
发表于 2019-10-23 13:49:17 | 只看该作者
当年找不到PDF,就去买了一本正版书花了100多美元。

这本书的作者Stuart Sutherland已经于2018年突发疾病去世了,以后再也看不到他写的文章了。
4#
发表于 2019-10-23 14:10:48 | 只看该作者
多谢分享。
5#
发表于 2019-10-23 22:31:49 | 只看该作者
thanks for sharing
6#
发表于 2019-10-24 09:23:33 | 只看该作者
在下有礼了!
7#
发表于 2019-10-24 12:45:09 | 只看该作者
good reference.
8#
发表于 2019-10-24 12:53:47 | 只看该作者
感谢分享
9#
发表于 2019-10-24 21:32:12 | 只看该作者
多谢分享
10#
发表于 2019-10-25 08:09:30 | 只看该作者
thanks for sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( )

GMT+8, 2020-7-9 21:39 , Processed in 0.061006 second(s), 10 queries , Gzip On, Redis On.

Powered by X3.4

© 2001-2017

快速回复 返回顶部 返回列表
秒速赛车官方网站 秒速赛车计划 秒速时时彩 pk10开户 广东11选五 陕西体彩网 幸运时时彩 凤凰平台 秒速赛车平台 秒速赛车网站